Declaració de privadesa: la vostra privadesa és molt important per a nosaltres. La nostra empresa promet no divulgar la vostra informació personal a cap exposició amb els vostres permisos explícits.
Model núm.: NSO4GU3AB
Transport: Ocean,Air,Express,Land
Tipus de pagament: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600MHz 240 pins DDR3 UDIMM
Historial de versions
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Taula d'informació de la comanda
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Descripció
DIMMS SDRAM SDRAM no desbordat de Hengstar (Mòduls de memòria de doble velocitat de doble velocitat de doble taxa síncrona) són mòduls de memòria de funcionament de baixa potència i d’alta velocitat que utilitzen dispositius SDRAM DDR3. NS04GU3AB és un producte de 512 m x 64-bit de dos rang DDR3-1600 CL11 1.5V SDRAM SDRAM DIMM DIMM, basat en components FBGA de setze 256 m x 8 bits. El SPD està programat a la latència estàndard JEDEC DDR3-1600 de l'11-11-11 a 1.5V. Cada DIMM de 240 pins utilitza els dits de contacte d'or. El SDRAM Unbuffered DIMM està destinat a l'ús com a memòria principal quan s'instal·la en sistemes com ara ordinadors i estacions de treball.
Característiques
Power Subministrament: VDD = 1,5V (1.425V a 1.575V)
VDDQ = 1,5V (1.425V a 1.575V)
800mHz FCK per a 1600 MB/seg/PIN
8 Banc intern independent
Latència de CASpramable: 11, 10, 9, 8, 7, 6
Latència additiva provocable: 0, Cl - 2 o Cl - 1 rellotge
8-bit Pre-Bit
Longitud d’abandonament: 8 (interlleave sense cap límit, seqüencial només amb l’adreça inicial “000”), 4 amb TCCD = 4 que no permet llegir ni escriure sense problemes [ni a la mosca mitjançant A12 o MRS]
Estrobosc de dades diferencials-directes-directes
Calibració Internal (Self); Calibració interna a través del pin ZQ (RZQ: 240 ohm ± 1%)
En la terminació de la matriu mitjançant el pin ODT
Peratge Període de refresc 7,8US a menys de TCase 85 ° C, 3,9US a 85 ° C <Tcase <95 ° C
Restablir -se a la pantalla
Força de la unitat de sortida de dades de sortida de dades
Topologia de Flyfly-By
PCB: alçada 1,18 ”(30mm)
Rohs compatible i sense halògens
Paràmetres de sincronització clau
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Taula d'adreces
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Descripcions de PIN
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Notes : La taula de descripció del PIN següent es mostra una llista completa de tots els pins possibles per a tots els mòduls DDR3. Tots els pins enumerats poden no es comptabilitza en aquest mòdul. Consulteu les tasques de PIN per obtenir informació específica per a aquest mòdul.
Diagrama de blocs funcionals
Mòdul 4GB, 512MX64 (2Rank of x8)
Dimensions del mòdul
Vista frontal
Vista frontal
Notes:
1. Totes les dimensions es troben en mil·límetres (polzades); Màxim/min o típic (typ) on s’indica.
2. Tolerància a totes les dimensions ± 0,15 mm, tret que s’especifiqui el contrari.
3. El diagrama dimensional només és de referència.
Categories de productes : Accessoris industrials de mòduls intel·ligents
Declaració de privadesa: la vostra privadesa és molt important per a nosaltres. La nostra empresa promet no divulgar la vostra informació personal a cap exposició amb els vostres permisos explícits.
Empleneu més informació perquè es pugui posar en contacte amb vosaltres més ràpidament
Declaració de privadesa: la vostra privadesa és molt important per a nosaltres. La nostra empresa promet no divulgar la vostra informació personal a cap exposició amb els vostres permisos explícits.